产品制造工艺总方案 第1篇
为了创建芯片内部的微型器件，我们需要不断地沉积一层层的薄膜并通过刻蚀去除掉其中多余的部分，另外还要添加一些材料将不同的器件分离开来。每个晶体管或存储单元就是通过上述过程一步步构建起来的。我们这里所说的“薄膜”是指厚度小于1微米（μm，百万分之一米）、无法通过普通机械加工方法制造出来的“膜”。将包含所需分子或原子单元的薄膜放到晶圆上的过程就是“沉积”。
要形成多层的半导体结构，我们需要先制造器件叠层，即在晶圆表面交替堆叠多层薄金属（导电）膜和介电（绝缘）膜，之后再通过重复刻蚀工艺去除多余部分并形成三维结构。可用于沉积过程的技术包括化学气相沉积 (CVD)、原子层沉积 (ALD) 和物理气相沉积 (PVD)，采用这些技术的方法又可以分为干法和湿法沉积两种。
产品制造工艺总方案 第2篇
传统封装需要将每个芯片都从晶圆中切割出来并放入模具中。晶圆级封装(WLP)则是先进封装技术的一种, 是指直接封装仍在晶圆上的芯片。WLP的流程是先封装测试，然后一次性将所有已成型的芯片从晶圆上分离出来。与传统封装相比，WLP的优势在于更低的生产成本。
先进封装可划分为2D封装、封装和3D封装。
产品制造工艺总方案 第3篇
如前所述，封装工艺的主要用途包括将半导体芯片的信号发送到外部，而在晶圆上形成的凸块就是发送输入/输出信号的接触点。这些凸块分为扇入型(fan-in) 和扇出型 (fan-out) 两种，前者的扇形在芯片内部，后者的扇形则要超出芯片范围。我们将输入/输出信号称为I/O（输入/输出），输入/输出数量称为I/O计数。I/O计数是确定封装方法的重要依据。如果I/O计数低就采用扇入封装工艺。由于封装后芯片尺寸变化不大，因此这种过程又被称为芯片级封装 (CSP) 或晶圆级芯片尺寸封装 (WLCSP)。如果I/O计数较高，则通常要采用扇出型封装工艺，且除凸块外还需要重布线层 (RDL) 才能实现信号发送。这就是“扇出型晶圆级封装 (FOWLP)”。
产品制造工艺总方案 第4篇
氧化过程的作用是在晶圆表面形成保护膜。它可以保护晶圆不受化学杂质影响、避免漏电流进入电路、预防离子植入过程中的扩散以及防止晶圆在刻蚀时滑脱。
氧化过程的第一步是去除杂质和污染物，需要通过四步去除有机物、金属等杂质及蒸发残留的水分。清洁完成后就可以将晶圆置于800至1200摄氏度的高温环境下，通过氧气或蒸气在晶圆表面的流动形成二氧化硅（即“氧化物”）层。氧气扩散通过氧化层与硅反应形成不同厚度的氧化层，可以在氧化完成后测量它的厚度。
产品制造工艺总方案 第5篇
半导体的导电性处于导体与非导体（即绝缘体）之间，这种特性使我们能完全掌控电流。通过基于晶圆的光刻、刻蚀和沉积工艺可以构建出晶体管等元件，但还需要将它们连接起来才能实现电力与信号的发送与接收。
金属因其具有导电性而被用于电路互连。用于半导体的金属需要满足以下条件：
低电阻率：由于金属电路需要传递电流，因此其中的金属应具有较低的电阻。
热化学稳定性：金属互连过程中金属材料的属性必须保持不变。
高可靠性：随着集成电路技术的发展，即便是少量金属互连材料也必须具备足够的耐用性。
制造成本：即使已经满足前面三个条件，材料成本过高的话也无法满足批量生产的需要。互连工艺主要使用铝和铜这两种物质。
产品制造工艺总方案 第6篇
顾名思义，物理气相沉积是指通过物理手段形成薄膜。溅射就是一种物理气相沉积方法，其原理是通过氩等离子体的轰击让靶材的原子溅射出来并沉积在晶圆表面形成薄膜。
在某些情况下，可以通过紫外线热处理 (UVTP) 等技术对沉积膜进行处理并改善其性能。
泛林集团的沉积设备均具备出色的精度、性能和灵活性，包括适用于钨金属化工艺的ALTUS®系列、具有后薄膜沉积处理能力的SOLA®系列、高密度等离子体化学气相沉积SPEED®系列、采用先进ALD技术的Striker®系列以及VECTOR® PECVD系列等。
我们已经从前面的了解了半导体制造的前几大步骤，包括晶圆加工、氧化、光刻、刻蚀和薄膜沉积。我们继续介绍最后三个步骤：互连、测试和封装，以完成半导体芯片的制造。